


# *ТЕМА 1*

# *МОДЕЛИРАНЕ НА ЦИФРОВИ СХЕМИ НА ЛОГИЧЕСКО НИВО*

## Цел:

Запознаване с основните елементи на езика за хардуерно описание VHDL. Придобиване на практически опит за съставяне на VHDL модели на схеми с логически елементи. Симулация на създадените модели.

## I. Теоретична част

1.1. Основни елементи в езика VHDL

Всеки блок от моделираната схема се представя с две конструкции: **entity** – описва интерфейса на блока; **architecture** – описва поведението и/или структурата на блока.

Описанието **entity** съдържа име (идентификатор) на блока, описание на външните изводи (**port**) на блока и описание на глобалните константи (**generic**). Името е задължителен елемент от **entity**, а **port** и **generic** не са задължителни. Също така описанието **entity** може да съдържа декларации за типовете данни, променливи, константи, процедури и други.

С едно описание **entity** могат да бъдат свързани едно или няколко описания **architecture**, отличаващи се по степента на детайлизация в описанието на блока. Всяко описание **architecture** съдържа собствено име (идентификатор), връзка по името на **entity**, за което се отнася дадената архитектура, декларативна и изпълняема част на описанието. В декларативната част се описват типовете данни, променливите, константите и процедурите, използвани от операторите в изпълняемата част. Изпълняемата част в описанието на езика VHDL е последователност от оператори от типа **concurrent_statement** („паралелни” оператори). Основните оператори от този тип са:

1) **process_statement** – съставен оператор, описващ процес, който присвоява стойности на дискретни променливи (**signal**);

2) **concurrent_signal_assignment_statement** – оператор за присвояване на стойности на дискретни сигнали. Опростена форма на оператора **process_statement**;

3) **concurrent_procedure_call_statement** – оператор за извикване на процедура;

4) **concurrent_instantion_statement** – оператор, който се използва при описание на структурата на блока. Той определя включването на компонент в структурната схема на блока;

5) **block_statement** – съставен оператор, който се използва за структуриране на описанието в изпълняемата част на **architecture**.

При моделиране на логическо ниво се прилагат основно оператори от вида **concurrent_signal_assignment_statement**.

Всеки VHDL модел започва с декларация на използваните библиотеки - **library IEEE**.

1.2. VHDL модел на схема с основните логически елементи

Логическата схема е представена на фиг. 1.1, а VHDL моделът - на фиг.1.2. Той включва описание на основните логически елементи с два входа „И” (AND), „И-НЕ” (NAND), “ИЛИ” (OR), “ИЛИ-НЕ” (NOR) и „изключващо ИЛИ” с инвертиран (XNOR) и неинвертиран изход (XOR). Входните (a, b) и изходните (z[5:0]) променливи в този модел имат дискретни стойности от тип **std_logic**. Стойностите на изходния сигнал (z) се формират от неявен процес, описан с оператора **concurrent_signal_assignment_statement.** Изменението на стойността на изходната променлива се изпълнява с времезакъснение (**Delay**), описано в **entity**.




*Фиг. 1.1. Схема с основните логически елементи*

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity logic_elements is
5      Port ( a : in  STD_LOGIC;
6             b : in  STD_LOGIC;
7             z : out  STD_LOGIC_VECTOR(5 downto 0));
8  end logic_elements;
9
10 architecture Behavioral of logic_elements is
11
12 begin
13       z(5) <= a and b;
14       z(4) <= a nand b;
15       z(3) <= a or b;
16       z(2) <= a nor b;
17       z(1) <= a xor b;
18       z(0) <= a xnor b;
19
20 end Behavioral;
```

*Фиг. 1.2. VHDL модел на схемата с основните логически елементи*

В първите два реда се декларира използваната библиотека.

```
library IEEE;

use IEEE.STD_LOGIC_1164.ALL;
```

Тези редове показват, че ще се използват всички пакети от библиотеката **std_logic_1164**, в която са дефинирани типовете **std_logic** и **std_logic_vector**, както и основните логически операции **and**, **nand**, **or**, **nor**, **xor** и **xnor**.

Следващата част от VHDL модела е **entity**. Тя съдържа името на цифровия блок (**example1**) следвано от списък на глобалните променливи (в случая това е **Delay**) и списък на всички входни и изходни сигнали, заедно с тяхната посока и тип. Посоката на входните и изходни сигнали се задава с ключовите думи **in**, **out**, **inout** (за двупосочните сигнали). Типа на сигналите обикновено е **std_logic** (за еднобитови сигнали) или **std_logic_vector** (за сигнали с повече от един бит).

Изходът z е дефиниран по следния начин:

**z : out STD_LOGIC_VECTOR (5 downto 0)**

с това се представят шест изхода, които се индексират от 5 към 0. Това индексиране на шината означава, че най-старшия бит (най-левия) получава индекс 5, а най-младшия (най-десния) индекс 0. Ако за най-старшия бит се избере 1, а за най-младшия 6, то декларацията ще изглежда така

**z : out STD_LOGIC_VECTOR (1 to 6)**

Последната част е **architecture**. В нея се описва поведението на модела.

## II. Практическа част

1. Запознайте се с основните елементи на VHDL, описани в 1.1.
2. Разгледайте схемата на основните логически елементи от фиг.1.1
3. Разгледайте и анализирайте представения VHDL модел на фиг.1.2.

## III. Задачи за изпълнение

1. Създайте VHDL модел на мултиплексор 2:1




*Фиг. 1.3. Логическа схема на мултиплексор 2:1*

2. Създайте VHDL модел на пълен суматор




*Фиг. 1.4. Логическа схема на пълен суматор*

3. Създайте VHDL модел на дешифратор, представен на фиг.1.5.
4. Създайте логическа схема и модел на дешифратор 3:8.
5. Симулирайте създадените VHDL модели.




*Фиг. 1.5. Логическа схема на дешифратор 2x4*

## IV. Въпроси и задачи за самоподготовка

1. Кои основни логически елементи се използват в логическите схеми?

2. С кои конструкции от VHDL се представя всеки блок от моделираната схема?

3. Какво описва **entity?**

4. Какво описва **architecture?**

5. Колко описания на **architecture** могат да се свържат с едно **entity?**

6. Какво съдържа описанието **architecture?**

7. Какво се описва в декларативната част на VHDL модела?

8. Какво включва декларативната част на VHDL модела?

9. Какви оператори се използват за създаване на VHDL модели?

10. Кои са основните оператори от типа **concurrent_statement**?

11. Как се декларират използваните библиотеки?

12. Създайте логическа схема и VHDL модел на дешифратор 3:8.

13. Симулирайте създадения VHDL модел и анализирайте получените резултати.